1/3/3 (Item 3 from file: 351)
DIALOG(R)File 351:Derwent WPI
(c) 2005 Thomson Derwent. All rts. reserv.

012444859 **Image available**
WPI Acc No: 1999-250967/ 199921
Related WPI Acc No: 2003-674801

XRAM Acc No: C99-073639 XRPX Acc No: N99-187577 3005 Rec'd PCT/PTO 14 SEP 2005

Gallium nitride group compound semiconductor light emitting diode manufacture - involves forming multilayered body constituting isolated semiconductor layers, on surface of substrate

Patent Assignee: MATSUSHITA DENKI SANGYO KK (MATU); MATSUSHITA ELECTRIC IND CO LTD (MATU)

Inventor: BAN Y; HARA Y; HASEGAWA Y; ISHIBASHI A; KIDOGUCHI I; KUME M;
TSUJIMURA A; UEMURA N

Number of Countries: 003 Number of Patents: 004

Patent Family:

Patent No Kind Date Applicat No Kind Date JP 11074563 A 19990316 JP 98163806 Α 19980611 199921 B 20000229 US 9894616 19980615 200018 US 6030849 Α Α 19980610 200151 TW 427039 Α 20010321 TW 98109208 Α JP 3681540 B2 20050810 JP 98163806 19980611 200554 Α

Priority Applications (No Type Date): JP 97158365 A 19970616

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 11074563 A 16 H01L-033/00 US 6030849 A H01L-021/20 TW 427039 A H01L-033/00

JP 3681540 B2 21 H01L-033/00 Previous Publ. patent JP 11074563

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-074563

(43)Date of publication of application: 16.03.1999

(51)Int.CI.

H01L 33/00 H01L 21/205 H01S 3/18

(21)Application number: 10-163806

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

11.06.1998

(72)Inventor: HASEGAWA YOSHITERU

ISHIBASHI AKIHIKO

KAMIMURA NOBUYUKI

BAN YUZABURO KUME MASAHIRO HARA YOSHIHIRO KIDOGUCHI ISAO TSUJIMURA AYUMI

(30)Priority

Priority number: 09158365

Priority date: 16.06.1997


Priority country: JP

(54) MANUFACTURE OF SEMICONDUCTOR, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an InGaN crystal having excellent crystallinity even when the composition of In is increased, by forming an island-shaped laminated body composed of a first semiconductor layer and a second semiconductor layer on the top face of the protruding part of a substrate.

SOLUTION: A second semiconductor layer 13 composed of InGaN having a lattice constant different from that of a first semiconductor layer 12A is selectively grown on a plane parallel to the substrate plane in a region excluding the top face of a protruding part 11a and the protruding part 11a, as it is not easily grown on the side planes of the protruding part 11a of the substrate 11A, unlike the normal growing method wherein the layer is uniformly grown on the flat substrate plane. As a result, an isolated second semiconductor layer 13a composed of desired InGaN grows in a minute region having a width of approximately 10 μm, stress during the growth is operated to the isolated second semiconductor layer 13a only in a uniaxial direction, distortion due to a difference be



only in a uniaxial direction, distortion due to a difference between the thermal expansion coefficients of the substrate 11A and InGaN can be reduced, resulting in improving the crystallinity of the InGaN included in a laminated body 14A.

LEGAL STATUS

[Date of request for examination]

23.05.2000

[Date of sending the examiner's decision of

07.01.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

2003-01829

of rejection]

[Date of requesting appeal against examiner's

06.02.2003

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-74563

(43)公開日 平成11年(1999)3月16日


(51) Int. C1. ⁶ H01L 33/00 21/205 H01S 3/18	識別記 号	F I H01L 33/00 21/20 H01S 3/18	05
		審査請求	: 未請求 請求項の数19 OL (全16頁)
(21)出願番号	特願平10-163806	(71)出願人	000005821
(22)出願日	平成10年(1998) 6月11日		松下電器産業株式会社 大阪府門真市大字門真1006番地
	平成10平(1330) 0 月 11日	(72)発明者	
(31)優先権主張番号	特願平9-158365		大阪府門真市大字門真1006番地 松下電器
(32)優先日	平 9 (1997) 6 月 16 日		産業株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	石橋 明彦
			大阪府門真市大字門真1006番地 松下電器
	•		産業株式会社内
		(72)発明者	上村 信行
			大阪府門真市大字門真1006番地 松下電器
		() (1	産業株式会社内
		(74)代理人	
			最終頁に続く

(54) 【発明の名称】半導体の製造方法、半導体装置の製造方法及び半導体基板の製造方法

(57)【要約】

【課題】 Inの組成を大きくしても結晶性に優れた In Ga N結晶を得られるようにする。

【解決手段】 MOVPE法を用いて上面に側面方向の幅が 10μ m程度の凸部11aを有するサファイアよりなる基板11Aの上面に全面にわたって、A1, Ga1-, Nよりなる第1の半導体層12Aと、In, Ga1-, Nよりなる第2の半導体層13とを順次成長させる。これにより、基板11Aの凸部11aの頂面の上に、孤立した第1の半導体層12a及び孤立した第2の半導体層13aよりなる島状の積層体14Aが形成される。



【特許請求の範囲】

【請求項1】 上面に凸部を有する基板の上に全面にわ たって、III 族窒化物よりなる第1の半導体層を成長さ せる工程と、

前記第1の半導体層の上に全面にわたってIn, Ga 1-x N (但し、x は0 ≤ x ≤ 1 とする。) よりなる第 2 の半導体層を成長させることにより、前記基板の前記凸 部の頂面の上に前記第1の半導体層及び第2の半導体層 よりなる島状の積層体を形成する工程とを備えているこ とを特徴とする半導体の製造方法。

【請求項2】 基板上に、上面に凸部を有するIII 族窒 化物よりなる第1の半導体層を形成する工程と、

前記第1の半導体層の上に全面にわたってIn. Ga 1-x N (但し、xは0≤x≤1とする。) よりなる第2 の半導体層を成長させることにより、前記第1の半導体 層の前記凸部の頂面の上に前記第1の半導体層及び第2 の半導体層よりなる島状の積層体を形成する工程とを備 えていることを特徴とする半導体の製造方法。

【請求項3】 基板上に開口部を有する選択成長用のマ スクパターンを形成する工程と、

前記基板の上における前記マスクパターンの前記開口部 にIII 族窒化物よりなる第1の半導体層を成長させる工 程と、

前記第1の半導体層の上に In, Ga1-, N(但し、x は0≤x≤1とする。) よりなる第2の半導体層を成長 させることにより、前記基板の上における前記マスクパ ターンの前記開口部に前記第1の半導体層及び第2の半 導体層よりなる積層体を選択的に形成する工程とを備え ていることを特徴とする半導体の製造方法。

【請求項4】 前記マスクパターンは、酸化シリコン又 30 は窒化シリコンよりなることを特徴とする請求項3に記 載の半導体の製造方法。

【請求項5】 前記積層体の基板面に垂直な方向の断面 形状は、方形状又は台形状であることを特徴とする請求 項1~3に記載の半導体の製造方法。

【請求項6】 上面に凸部を有する基板の上に全面にわ たって、p型ドーパントを供給しながらIII 族窒化物を 成長させることにより、前記基板の前記凸部の頂面の上 に前記III 族窒化物よりなる島状のp型半導体層を成長 させる工程を備えていることを特徴とする半導体の製造 40 方法。

【請求項7】 基板上に、上面に凸部を有するIII 族窒 化物よりなる半導体層を形成する工程と、

前記半導体層の上に全面にわたって、p型ドーパントを 供給しながらIII 族窒化物を成長させることにより、前 記半導体層の前記凸部の頂面の上に前記III 族窒化物よ りなる島状のp型半導体層を成長させる工程とを備えて いることを特徴とする半導体の製造方法。

【請求項8】 基板上に開口部を有する選択成長用のマ スクパターンを形成する工程と、

前記基板の上における前記マスクパターンの前記開口部 に、p型ドーパントを供給しながらIII 族窒化物を選択 的に成長させることにより、前記基板の上における前記 マスクパターンの前記開口部に前記III 族窒化物よりな るp型半導体層を選択的に成長させる工程とを備えてい ることを特徴とする半導体の製造方法。

2

【請求項9】 前記マスクパターンは、酸化シリコン又 は窒化シリコンよりなることを特徴とする請求項8に記 載の半導体の製造方法。

【請求項10】 前記p型半導体層の基板面に垂直な方 向の断面形状は、方形状又は台形状であることを特徴と する請求項6~8に記載の半導体の製造方法。

【請求項11】 上面に凸部を有する基板における前記 凸部の頂面の上に第1導電型クラッド層を成長させる工 程と、

前記第1導電型クラッド層の上に In, Ga1-, N (但 し、xは $0 \le x \le 1$ とする。) よりなる活性層を成長さ せる工程と、

前記活性層の上に第2導電型クラッド層を成長させる工 程とを備えていることを特徴とする半導体装置の製造方

【請求項12】 前記第2導電型はp型であり、

前記第2導電型クラッド層の上に、p型ドーパントを供 給しながらIII 族窒化物を成長させることにより、前記 III 族窒化物よりなるp型コンタクト層を形成する工程 をさらに備えていることを特徴とする請求項11に記載 の半導体装置の製造方法。

【請求項13】 基板上に、上面に凸部を有するIII 族 窒化物よりなる半導体層を形成する工程と、

前記半導体層の前記凸部の頂面の上に第1導電型クラッ ド層を成長させる工程と、

前記第1導電型クラッド層の上にIn, Ga1-, N(但 し、xは $0 \le x \le 1$ とする。) よりなる活性層を成長さ せる工程と、

前記活性層の上に第2導電型クラッド層を成長させる工 程とを備えていることを特徴とする半導体装置の製造方

【請求項14】 前記第2導電型はp型であり、

前記第2導電型クラッド層の上に、p型ドーパントを供 給しながらIII 族窒化物を成長させることにより、前記 III 族窒化物よりなるp型コンタクト層を形成する工程 をさらに備えていることを特徴とする請求項13に記載 の半導体装置の製造方法。

【請求項15】 基板上に第1導電型コンタクト層を成 長させる工程と、

前記第1導電型コンタクト層の上に開口部を有する選択 成長用のマスクパターンを形成する工程と、

前記第1導電型コンタクト層の上における前記マスクパ ターンの開口部に第1導電型クラッド層を選択的に成長 50 させる工程と、

前記第1導電型クラッド層の上に In 、Ga 、 N (但し、x は $0 \le x \le 1$ とする。)よりなる活性層を選択的に成長させる工程と、

前記活性層の上に第2導電型クラッド層を選択的に成長 させる工程とを備えていることを特徴とする半導体装置 の製造方法。

【請求項16】 前記マスクパターンをウエットエッチングにより除去することにより、前記第1導電型コンタクト層を露出させる工程をさらに備えていることを特徴とする請求項15に記載の半導体装置の製造方法。

【請求項17】 前記第2導電型はp型であり、

前記第2導電型クラッド層の上に、p型ドーパントを供給しながらIII 族窒化物を成長させることにより、前記 III 族窒化物よりなるp型コンタクト層を形成する工程をさらに備えていることを特徴とする請求項15に記載の半導体装置の製造方法。

【請求項18】 第1の基板上に開口部を有する選択成長用のマスクパターンを形成する工程と、

ガリウムと窒素とを含む半導体層を、前記第1の基板に おける前記マスクパターンの前記開口部及び該開口部の 20 周縁部に広がるように成長させることにより、前記第1 の基板上に前記半導体層よりなる第2の基板を形成する 工程とを備えていることを特徴とする半導体基板の製造 方法。

【請求項19】 第1の基板上に全面にわたってガリウムと窒素とを含む第1の半導体層を成長させる工程と、前記第1の半導体層の上に開口部を有する選択成長用のマスクパターンを形成する工程と、

ガリウムと窒素とを含む第2の半導体層を、前記第1の 半導体層における前記マスクパターンの前記開口部及び 30 がそれぞれ低下する。 該開口部の周縁部に広がるように成長させることによ り、前記第1の基板上に前記第2の半導体層よりなる第 2の基板を形成する工程とを備えていることを特徴とす 性層に近接する、例える半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、紫外光から橙色光までの波長領域の発光素子に用いるAlInGaN系のIII - V族化合物半導体、該III - V族化合物半導体を用いた半導体装置、及びGaN系半導体基板の各製造方 40 法に関する。

[0002]

【従来の技術】近年、フルカラーディスプレイ用の光源として青色から赤色までの可視光を発する発光ダイオード素子に対する要望が高まり、特に、紫外光から橙色光までの波長領域で動作可能な窒化ガリウム(GaN)系のIII - V族化合物半導体発光素子の研究開発が盛んに行われている。この発光素子においては、活性層がインジウムガリウム窒素(InGaN)により構成されるのが一般的であり、このInGaN層の欠陥を少なくし

て、いかに結晶の高品質化を図るかが発光素子を実現する上で最重要の課題となっている。

【0003】以下、従来のInGaNよりなる半導体の成長方法について説明する。

【0004】従来のInGaNよりなる半導体の成長方法は、例えば、特開平6-209122号公報に開示されている。この公報には、高品質で且つ結晶性に優れたInGaNを再現性良く得るためには、成長温度と成長速度とを共に制御することが重要であり、また、原料ガスのキャリアガスに窒素を用いることが好ましいことが示されている。

【0005】また、InGaN結晶中のInの組成制御に関する第1の論文に、「Applied Physics Letters, Vol. 68 (1996) pp. 3147-3149」がある。この論文によると、InGaNのうちのInの組成を高めるには、成長温度を下げることと成長速度を速くすることとが有効であることが示されている。

【0006】さらに、InGaNよりなる活性層を有し、Inの組成が互いに異なる複数のGaN系発光素子について比較検討した第2の論文として「JapaneseJournal of Applied Physics, Vol. 34 (1995) pp. L797-L799」がある。この論文によると、In. GallN (但し、xは0<x<1とする。)よりなる活性層のInの組成比xを徐々に増加させ、例えば、Inの組成比xが0.2の場合の青色の発光素子と、Inの組成比xが0.7の場合の黄色の発光素子とでは、黄色の発光素子が青色の発光素子に比べて発光効率、色純度及び輝度がそれぞれ低下する。

【0007】これは、以下の理由で説明されている。すなわち、活性層のInの組成が大きくなるにつれて、活性層に近接する、例えばAlGaNよりなるバリア層との格子定数の差及び熱膨張係数の差が大きくなるため、活性層に過大な歪みが発生するようになる。その結果、この歪みが臨界値以上になると活性層にミスフィット転位等の欠陥が導入されて歪みが緩和されるので、発光素子の輝度が低下する。

[0008]

40 【発明が解決しようとする課題】このように、前記の公報及び第1の論文には、InGaNよりなる半導体のInの組成の制御方法については記載されているものの、黄色光や橙色光の発光素子のようにInの組成が大きい場合のInGaN結晶の高品質化については開示されておらず、Inの組成が大きい場合に、欠陥が少ない高品質なInGaN結晶を得られないという第1の問題がある。なお、前記の第2の論文の見解によると、成長温度及び成長速度の制御を行なうだけでは、Inの組成が大きく且つ結晶性に優れたInGaN結晶を得ることは困難であると考えられる。

【0009】また、GaN系半導体をp型にドープする場合に、例えば、p型コンタクト層のように低抵抗化が必要とされる場合に、p型ドーパントとして用いるマグネシウム (Mg) を半導体成長時に過剰に供給すると、逆に、p型コンタクト層が高抵抗化又はn型化するという第2の問題がある。

【0010】また、GaN系半導体には、GaNよりなる基板が存在しないため、基板にサファイア(Al2O)からを用いることが多い。サファイアは絶縁性であって、導電性を有する基板の場合には、例えば、光発光素 10子を形成する際に、素子形成面に一方の電極を形成し該素子形成面の反対側の面に他方の電極を容易に形成できるが、サファイアの場合は、素子形成面に一方の電極を形成し、且つ、該素子形成面の一部分を除去して他方の電極を形成する必要があり、製造プロセスが複雑になるという第3の問題がある。

【0011】本発明は、Inの組成を大きくしても結晶性に優れたInGaN結晶を得られるようにすることを第1の目的とし、GaN系半導体をp型化する際にp型ドーパントの制御を確実に行なえるようにすることを第20目的とし、GaN系半導体を用いた半導体装置の電極を容易に形成できるようにすることを第3の目的とする。

[0012]

【課題を解決するための手段】本発明に係る第1の半導体の製造方法は、前記第1の目的を達成し、上面に凸部を有する基板の上に全面にわたって、III 族窒化物よりなる第1の半導体層を成長させる工程と、第1の半導体層の上に全面にわたってIn、Gai、N(但し、xは0≦x≦1とする。以下、同様とする。)よりなる第2 30の半導体層を成長させることにより、基板の凸部の頂面の上に第1の半導体層及び第2の半導体層よりなる島状の積層体を形成する工程とを備えている。

【0014】本発明に係る第2の半導体の製造方法は、 前記第1の目的を達成し、基板上に、上面に凸部を有す るIII 族窒化物よりなる第1の半導体層を形成する工程 と、第1の半導体層の上に全面にわたってIn、Ga 1-x Nよりなる第2の半導体層を成長させることによ り、第1の半導体層の凸部の頂面の上に第1の半導体層 及び第2の半導体層よりなる島状の積層体を形成する工 程とを備えている。

【0015】第2の半導体の製造方法によると、InGaNよりなる第2の半導体層を、第1の半導体層の上面に設けられた凸部の頂面上に成長させるため、該凸部の側面方向の寸法を50μmよりも小さくすると、頂面上に成長する、該頂面とほぼ同形状の底面を有する島状の第2の半導体層には、該第2の半導体層にIn原子が取り込まれることに起因する応力が一軸方向にのみ作用するようになる。また、基板上に供給されるIn原子のうち凸部の側面に成長しないIn原子が凸部の頂面上に拡散してくるため、該頂面上に成長する第2の半導体層のInの組成が大きくなる。

【0016】本発明に係る第3の半導体の製造方法は、前記第1の目的を達成し、基板上に開口部を有する選択成長用のマスクパターンを形成する工程と、基板の上におけるマスクパターンの開口部にIII 族窒化物よりなる第1の半導体層を成長させる工程と、第1の半導体層の上にIn、Gai、Nよりなる第2の半導体層を成長させることにより、基板の上におけるマスクパターンの開口部に第1の半導体層及び第2の半導体層よりなる積層体を選択的に形成する工程とを備えている。

【0017】第3の半導体の製造方法によると、III 族窒化物よりなる第1の半導体層をマスクパターンの開口部に選択的に成長させることにより、基板上に第1の半導体層を凸形状に形成する。その後、InGaNよりなる第2の半導体層を凸形状の第1の半導体層の頂面上に選択的に成長させるため、マスクパターンの開口幅を50μmよりも小さくすると、第1の半導体層の頂面上に成長する第2の半導体層には、該第2の半導体層にIn原子が取り込まれることに起因する応力が一軸方向にのみ作用するようになる。また、基板上に供給されるIn原子のうち凸形状の第1の半導体層の側面に成長しないIn原子が凸形状の第1の半導体層の頂面上に拡散してくるため、該頂面上に成長する第2の半導体層のInの組成が大きくなる。

【0018】第3の半導体の製造方法において、マスクパターンが酸化シリコン又は窒化シリコンよりなることが好ましい。

【0019】第1~第3の半導体の製造方法において、 積層体の基板面に垂直な方向の断面形状が方形状又は台 形状であることが好ましい。

【0020】本発明に係る第4の半導体の製造方法は、前記第2の目的を達成し、上面に凸部を有する基板の上に全面にわたって、p型ドーパントを供給しながらIII 族窒化物を成長させることにより、基板の凸部の頂面の上にIII 族窒化物よりなる島状のp型半導体層を成長させる工程を備えている。

50 【0021】第4の半導体の製造方法によると、III 族

る。

8

窒化物を基板の上面に設けられた凸部の頂面上に成長さ せるため、該凸部の側面方向の寸法を50μmよりも小 さくすると、基板上に供給されるp型ドーパントのう ち、凸部の側面に取り込まれないp型ドーパントが凸部 の頂面上に拡散してくるため、該頂面上に島状に成長す るp型半導体層のp型ドーパントの濃度が大きくなる。

【0022】本発明に係る第5の半導体の製造方法は、 前記第2の目的を達成し、基板上に、上面に凸部を有す るIII 族窒化物よりなる半導体層を形成する工程と、半 導体層の上に全面にわたって、p型ドーパントを供給し 10 ながらIII 族窒化物を成長させることにより、半導体層 の凸部の頂面の上にIII 族窒化物よりなる島状のp型半 導体層を成長させる工程とを備えている。

【0023】第5の半導体の製造方法によると、III 族 窒化物を第1の半導体層の上面に設けられた凸部の頂面 上に選択的に成長させるため、該凸部の側面方向の寸法 を50μmよりも小さくすると、基板上に供給されるp 型ドーパントのうち、凸部の側面に取り込まれないp型 ドーパントが凸部の頂面上に拡散してくるため、該頂面 上に島状に成長するp型半導体層のp型ドーパントの濃 20 度が大きくなる。

【0024】本発明に係る第6の半導体の製造方法は、 前記第2の目的を達成し、基板上に開口部を有する選択 成長用のマスクパターンを形成する工程と、基板の上に おけるマスクパターンの開口部に、p型ドーパントを供 給しながらIII 族窒化物を選択的に成長させることによ り、基板の上におけるマスクパターンの開口部の上にII I 族窒化物よりなるp型半導体層を選択的に成長させる 工程とを備えている。

【0025】第6の半導体の製造方法によると、III 族 30 窒化物をマスクパターンの開口部に選択的に成長させる ことにより、基板上にp型半導体層を凸形状に形成す る。ここで、マスクパターンの開口幅を50μmよりも 小さくすると、基板上に供給されるp型ドーパントのう ち凸形状の第1の半導体層の側面に取り込まれないp型 ドーパントが凸形状のp型半導体層の頂面に拡散してく るため、該頂面上に成長するp型半導体層のp型ドーパ ントの濃度が大きくなる。

【0026】第6の半導体の製造方法において、マスク パターンが酸化シリコン又は窒化シリコンよりなること 40

【0027】第4~第6の半導体の製造方法において、 p型半導体層の基板面に垂直な方向の断面形状が方形状 又は台形状であることが好ましい。

【0028】本発明に係る第1の半導体装置の製造方法 は、前記第1の目的を達成し、上面に凸部を有する基板 における凸部の頂面の上に第1導電型クラッド層を成長 させる工程と、第1導電型クラッド層の上にIn、Ga 1-x Nよりなる活性層を成長させる工程と、活性層の上

【0029】第1の半導体装置の製造方法によると、I nGaNよりなる活性層を本発明の第1の半導体の製造 方法により形成するため、活性層の結晶品質を低下させ ることなくІпの組成を大きくできる。さらに、基板上 の凸部の頂面という限定された領域に活性層を形成する ため、体積低減効果により動作電流を大幅に低減でき

【0030】本発明に係る第2の半導体装置の製造方法 は、基板上に、上面に凸部を有するIII 族窒化物よりな る半導体層を形成する工程と、半導体層の凸部の頂面の 上に第1導電型クラッド層を成長させる工程と、第1導 電型クラッド層の上に In, Gai-x Nよりなる活性層 を成長させる工程と、活性層の上に第2導電型クラッド 層を成長させる工程とを備えている。

【0031】第2の半導体装置の製造方法によると、1 nGaNよりなる活性層を本発明の第2の半導体の製造 方法により形成するため、活性層の結晶品質を低下させ ることなくInの組成を大きくできる。さらに、基板上 の凸部の頂面という限定された領域に活性層を形成する ため、体積低減効果により動作電流を大幅に低減でき

【0032】本発明に係る第3の半導体装置の製造方法 は、前記第1及び第3の目的を達成し、基板上に第1導 電型コンタクト層を成長させる工程と、第1 導電型コン タクト層の上に開口部を有する選択成長用のマスクパタ ーンを形成する工程と、第1導電型コンタクト層の上に おけるマスクパターンの開口部に第1導電型クラッド層 を選択的に成長させる工程と、第1導電型クラッド層の 上に In. Gai.. Nよりなる活性層を選択的に成長さ せる工程と、活性層の上に第2導電型クラッド層を選択 的に成長させる工程とを備えている。

【0033】第3の半導体装置の製造方法によると、Ⅰ nGaNよりなる活性層を本発明の第3の半導体の製造 方法により形成するため、活性層の結晶品質を低下させ ることなくInの組成を大きくできる。さらに、基板上 の凸部の頂面という限定された領域に活性層を形成する ため、体積低減効果により動作電流を大幅に低減でき

【0034】第3の半導体装置の製造方法は、マスクパ ターンをウエットエッチングにより除去することによ り、第1導電型コンタクト層を露出させる工程をさらに 備えていることが好ましい。このようにすると、導電性 を持たない基板であっても、マスクパターンにシリコン 酸化膜等のGaN系半導体が成長しない材料を用いれ ば、第1導電型コンタクトの電極を容易に形成できる。 【0035】第1~第3の半導体装置の製造方法は、第 2 導電型が p型であり、第2 導電型クラッド層の上に、 p型ドーパントを供給しながらIII 族窒化物を成長させ に第2導電型クラッド層を成長させる工程とを備えてい 50 ることにより、III 族窒化物よりなるp型コンタクト層

を形成する工程をさらに備えていることが好ましい。こ のようにすると、前記第2の目的が達成され、p型コン タクト層を確実に低抵抗化できる。

【0036】本発明に係る第1の半導体基板の製造方法 は、第1の基板上に開口部を有する選択成長用のマスク パターンを形成する工程と、ガリウムと窒素とを含む半 導体層を第1の基板におけるマスクパターンの開口部及 び該開口部の周縁部に広がるように成長させることによ り、第1の基板上に半導体層よりなる第2の基板を形成 する工程とを備えている。

【0037】第1の半導体基板の製造方法によると、マ スクパターンの開口部の周縁部上に成長する半導体層 は、該開口部上に成長する半導体層に比べて、基板側か ら該基板面に垂直に延びる転位等の影響をほとんど受け ないため、極めて結晶の品質が高くなる。従って、マス クパターン及び第1の基板を除去することにより、極め て高品質なGaN系の半導体基板を実現できる。

【0038】本発明に係る第2の半導体基板の製造方法 は、第1の基板上に全面にわたってガリウムと窒素とを 含む第1の半導体層を成長させる工程と、第1の半導体 20 層の上に開口部を有する選択成長用のマスクパターンを 形成する工程と、ガリウムと窒素とを含む第2の半導体 層を第1の半導体層におけるマスクパターンの開口部及 び該開口部の周縁部に広がるように成長させることによ り、第1の基板上に第2の半導体層よりなる第2の基板 を形成する工程とを備えている。

【0039】第2の半導体基板の製造方法によると、第 1の基板上にGaN系よりなる第1の半導体層を成長さ せた後、該第1の半導体層の上に選択成長用のマスクパ ターンを形成しているため、本発明の第1の半導体基板 30 の製造方法に比べて、GaN系の半導体層よりなる第2 の基板の品質が一層向上する。

[0040]

【発明の実施の形態】

(第1の実施形態) 第3の論文「Thin Solid Films, Vol. 231 (1993) pp. 8-42」には、長波長の発光素子に用いられるインジウム ガリウムヒ素(InGaAs)系のIII -V族化合物半 導体において、GaAsよりなる基板上にInGaAs 結晶が成長可能な領域を限定し、限定した領域にІпG 40 a As 結晶を選択的に成長させることにより、歪みを有 するInGaAs膜を、該InGaAs膜に転位が導入 される臨界膜厚以上の膜厚にまで結晶性良く成長できる ことが開示されている。

【0041】本発明に係る第1の実施形態は、この点に 鑑み、主に短波長の発光素子に用いられるG a N系半導 体結晶において、Inを含むためにGaNやAlGaN 等のInを含まない半導体結晶と格子定数が大きく異な るInGaNよりなる半導体結晶を成長させる際に、I

せることにより、該InGaN結晶に導入される欠陥を 抑制できるようにすることを目的とする。

10

【0042】以下、本発明の第1の実施形態について図 面を参照しながら説明する。

【0043】図1は第1の実施形態に係る半導体の製造 方法を用いて得られる半導体よりなる積層体の断面構成 を示している。図1に示すように、積層体の製造方法 は、例えば、有機金属気相成長(MOVPE)法を用い て、上面に側面方向の幅が10μm程度の凸部11aを 有するサファイア (Al2 O3) よりなる基板 11 Aの 上面に全面にわたって、III 族窒化物としてのA1、G a₁₋, N(但し、yは0≤y≤1とする。以下、同様と する。) よりなる第1の半導体層12Aを成長させ、続 いて、第1の半導体層12A上にIn、Gai-x Nより なる第2の半導体層13を成長させる。これにより、基 板11Aの凸部11aの頂面上に孤立した第1の半導体 層12a及び孤立した第2の半導体層13aよりなる島 状の積層体14Aが形成される。

【0044】本実施形態によると、第1の半導体層12 Aと格子定数が異なる InGaNよりなる第2の半導体 層13が、通常の成長方法のように平坦な基板面に一様 に成長するのではなく、基板11Aの凸部11aの側面 に成長しにくい分だけ、逆に該凸部11aの頂面及び凸 部11aを除く領域の、基板面に平行な面に選択的に成 長する。その結果、所望のInGaNよりなる孤立した 第2の半導体層13αは、幅寸法が10μm程度の微小 領域に成長するため、孤立した第2の半導体層13aに は成長時の応力が一軸方向にのみ作用するので、基板1 1AとInGaNとの熱膨張係数の差に起因する歪みを 低減することができ、その結果、積層体14Aに含まれ るInGaNの結晶性が向上する。

【0045】 (第1の実施形態の一変形例) 図2は第1 の実施形態の一変形例に係る半導体の製造方法を用いて 得られる半導体よりなる積層体の断面構成を示してい る。図2に示すように、サファイアよりなる基板11B の上に、上面に側面方向の幅が10μm程度の凸部12 bを有するAl, Gai., Nよりなる凸部形成層12B を形成する。その後、MOVPE法を用いて、凸部形成 層12Bの上面に全面にわたってAl, Gai-, Nより なる第1の半導体層12Cと、Inx Gai-x Nよりな る第2の半導体層13とを順次成長させる。これによ り、凸部形成層12Bの凸部12bの頂面と該頂面上の 孤立した第1の半導体層12cと孤立した第2の半導体 層13bとよりなる島状の積層体14Bが形成される。

【0046】本変形例によると、第2の半導体層13 は、結晶成長する際のInGaN結晶の成長速度の面方 位依存性により、基板11B上に一様に成長するのでは なく、成長速度が速い領域、すなわち、凸部形成層12 Bの凸部12bの頂面及び凸部形成層12B上の凸部1 nGaN結晶を基板から孤立するように選択的に成長さ 50 2bを除く領域の、基板面に平行な面に選択的に成長す

る。従って、第1の実施形態と同様に、孤立した第2の 半導体層13bには成長時の応力が一軸方向にのみ作用 するので、基板11BとInGaNとの熱膨張係数の差 に起因する歪みを低減することができ、積層体14Bに 含まれるInGaNの結晶性が向上する。

【0047】さらに、基板11Bと第1の半導体層12 Cとの間にAIGaNよりなる凸部形成層12Bを設け ているため、第1の半導体12Cは図1に示す第1の半 導体層12Aよりも結晶性が向上するので、その結果、 孤立した第2の半導体層13bの結晶性をより向上させ 10 ることができる。

【0048】なお、第1の実施形態及びその変形例において、基板11Aの凸部11a及び凸部形成層12Bの凸部12bの側面方向の幅を共に約 10μ mとしたが、 50μ m程度以下であれば同様の効果を得られる。

【0049】また、各凸部11a,12bの基板面に垂直な方向の断面形状を、方形状又は台形状とすることが好ましい。このようにすると、第2の半導体層13の成長時にIn原子が凸部11a,12bの側面から該凸部11a,12bの頂面上に拡散しやすくなるため、孤立20した第2の半導体層13a,13bのInの組成を大きくできる。

【0050】(第2の実施形態)以下、本発明の第2の 実施形態について図面を参照しながら説明する。本実施 形態においても、InGaN結晶を選択的に成長させる ことにより、欠陥が少なInGaN結晶を得ることを目 的とする。

【0051】図3は第2の実施形態に係る半導体の製造方法を用いて得られる半導体よりなる積層体の断面構成を示している。図3に示すように、まず、例えば、MO 30 VPE法を用いてサファイアよりなる基板21上に全面にAI, Gai-, Nよりなる下地層22を成長させ、その後、下地層22の上に開口部の幅が10μm程度のシリコン酸化(SiO2)膜よりなるマスクパターン23を形成する。再度、MOVPE法を用いて、下地層22の上面におけるマスクパターン23の開口部に、AI, Gai-, Nよりなる第1の半導体層24とIn. Gai-, Nよりなる第2の半導体層25とを選択的に順次成長させる。これにより、第1の半導体層24及び第2の半導体層25よりなる積層体26が形成される。 40

【0052】本実施形態によると、第1の半導体層24が、下地層22の上面に形成されたマスクパターン23の開口部に選択的に成長することにより、下地層22の上に凸形状に成長する。従って、第1の実施形態と同様に、InGaNよりなる第2の半導体層25は、幅寸法が10 μ m程度の微小領域に基板21から孤立して成長するため、成長時の応力が一軸方向にのみ作用するので、基板21とInGaNとの熱膨張係数の差に起因する歪みを低減することができ、InGaNの結晶性が向上する。

【0053】また、基板21上にAIGaNよりなる下 地層22を形成しているため、第2の半導体層25のI nGaNの結晶性はより顕著に向上する。

【0054】なお、マスクパターン23は、シリコン窒化(Si, N₄)膜であってもよい。

【0055】以下、InGaN結晶のInの組成を高い結晶性を保持したまま大きくできる機構について図面を参照しながら説明する。第1の実施形態及びその変形例においても、その成長機構は同様であるが、ここでは、第2の実施形態に基づいて説明する。

【0056】図4はInGaNよりなる第2の半導体層 25が選択成長する際の In原子の拡散の様子を示す断 面図である。図4において、図3に示す構成部材と同一 の構成部材には同一の符号を付すことにより説明を省略 する。図4に示すように、第2の半導体層25をエピタ キシャル成長させる際には、例えば、基板21上に供給 されるGa原子は成長する結晶の側面よりも基板面に平 行な平坦面に蓄積されやすいため、側面上に蓄積されな い過剰なGa原子は平坦面上に拡散し蓄積する。この現 象は I n 原子の場合も同様であり、第1の半導体層24 の側面からIn原子が拡散してくることにより、平坦面 上、すなわち、凸形状の第1の半導体層24の頂面上に 蓄積するIn原子の量が増加し、Inの組成が大きいI n G a N結晶を成長できる。従って、このような成長条 件下では、In原子が選択成長領域に集積されるため、 Inの組成比xを0≤x≤1の範囲で可能な限り1に近 づけることができる。

【0057】また、このInGaNよりなる第2の半導体層25を活性層に用いて発光素子を製造すると、該活性層の体積が成長時に微小化されるため、体積低減効果により動作電流を大幅に低減することができる。その結果、この低電流化により発光素子の発熱を抑制できるため、素子の信頼性を大幅に改善できる。

【0058】なお、前述の第3の論文を検討した結果、 選択成長されたInGaNよりなる第2の半導体層25 の結晶性については、ミスフィット転位等の欠陥が導入 されることなく臨界膜厚以上に成長することが可能であ ると考えられる。

【0059】なお、第1及び第2の実施形態のように、 Inの組成が大きい半導体層をInの拡散により形成す る場合には、前述したように、凸部の基板面に垂直な方 向の断面形状を方形状又は台形状とすることが好まし い。

【0060】また、第2の実施形態は、この結晶成長方法を用いて発光素子を製造する際に以下に述べる大きな特徴を有している。

【0061】まず、第4の論文「Applied Physics Letters, Vol. 68 (1996) pp. 976-978」には、サファイアよりなる 基板自体にSiO₂ 等をマスクとして直接堆積させた

後、選択的にGaNよりなる半導体層を形成する方法が 開示されている。このように、通常、サファイア等の絶 縁性基板を用いて発光素子を製造する場合には、基板の 素子形成面側にp側及びn側の両電極を形成する必要が あるため、GaN層に対してドライエッチング等を行な って表面側から削りながら、基板に近い側のコンタクト 層を露出させなければならず、エッチングの制御性に高 い精度が要求される。

【0062】これに対して、第2の実施形態では、例えば、下地層22をコンタクト層とすると、マスクパター 10 ン23に対してウエットエッチングを行なって除去するだけで容易に且つ再現性良くコンタクト層を露出できる。

【0063】また、基板側のコンタクト層を露出させる際にドライエッチングを行なわないため製造コストを低減できると共に、コンタクト層に対するエッチングダメージを与えないので、コンタクト層の結晶性を悪化させることなく発光素子を製造でき、発光素子の歩留りを大きく向上させることができる。

【0064】 (第3の実施形態) 以下、本発明の第3の 20 実施形態について図面を参照しながら説明する。本実施形態は、第2の実施形態に示した選択成長用のマスクパターンによりGaN系結晶を成長させる方法を用いてGaNよりなる半導体基板を形成する。

【0065】図5 (a)~(c)及び図6 (a).

(b) は第3の実施形態に係る半導体基板の製造方法の工程順の断面構成を示している。まず、図5 (a) に示すように、例えば、MOVPE法を用いてサファイアよりなる基板31上に全面にGaNよりなる下地層32を成長させ、その後、下地層32の上に開口部の幅が1030 μ m程度の SiO_2 膜よりなるマスクパターン33を形成する。再度、MOVPE法を用いて、下地層32の上面におけるマスクパターン33の開口部にGaNよりなる半導体層34を選択的に成長させる。

【0066】図5(b)に示すように、さらに、半導体層34をマスクパターン33の開口部の周縁部にも広がるように成長させた後、図5(c)に示すように、基板31、下地層32及びマスクパターン33を機械的に研磨してGaNよりなる半導体基板34Aを得る。

【0067】また、半導体基板34Aの他の取り出し方 40 法として、図6(a)に示すように、マスクパターン3 3をフッ酸系水溶液を用いて除去し、その後、図6

(b) に示すように、基板31の全体にマイクロバイブレーション(超音波振動)を与えて下地層32と半導体層34との接続部を分離することによって、半導体基板34Aを得ることもできる。

【0068】本実施形態によると、下地層32に欠陥が生じた場合に、この欠陥は基板31の上方に伸長する。従って、マスクパターン33の開口部周縁に成長する半導体層34はその下側にマスクパターン33が存在する50

ので、該マスクパターン33が欠陥のストッパーとなり、欠陥が伸長してこない。このため、マスクパターン33上に成長するGaN結晶は結晶性は極めて優れている。

【0069】なお、下地層32は必須ではないが、前述したように、半導体層34の結晶性を高めるには、この下地層32を設けたほうが好ましい。

【0070】(第4の実施形態)以下、本発明の第4の 実施形態について図面を参照しながら説明する。本実施 形態は、低抵抗のp型GaN系半導体を確実に得られる ようにすることを目的とする。

【0071】図7は第4の実施形態に係る半導体の製造方法を用いて得られる半導体の断面構成を示している。図7に示すように、まず、MOVPE法を用いてサファイアよりなる基板41上に全面にA1, Ga_{1-} , Nよりなる下地層42を成長させ、その後、下地層42の上に開口部の幅が 10μ m程度のSiO。膜よりなるマスクパターン43を形成する。再度、MOVPE法を用いて、下地層42の上面におけるマスクパターン43の開口部に、A1, Ga_{1-} , Nよりなる半導体層44を選択的に成長させる。続いて、p型ドーパントであるビスシクロペンタジエニルマグネシウム(Cp2 Mg)ガスを基板41上に供給しながら、半導体層44の上にA1, Ga_{1-} , Nよりなるp型半導体層45を選択的に成長させる。

【0072】一般に、p型半導体層45を低抵抗化する際には、該p型半導体層45の成長時のCp2 Mgガスのガス供給量を増加させてp型半導体層45中のMgの濃度を高めるようにするが、Cp2 Mgガスを過剰に供給すると、p型半導体層45の結晶表面が荒れ、Mgが関与する欠陥が誘発されるため、逆に高抵抗化又はn型化してしまう。

【0073】しかしながら、本実施形態によると、図7に示すように、p型ドーパントのMg原子が半導体層44の側面に取り込まれにくく、その分、基板面に平行な平坦面に余分に取り込まれるという選択成長の機構の結果、Cp2Mgガスを過剰に供給しなくても、Mgの濃度を容易に且つ確実に高めることができる。

【0074】従って、この選択成長により、低抵抗のp型半導体層45を容易に実現できるため、本実施形態に係る製造方法を用いて発光素子のp型コンタクト層を形成すると、低電圧動作が可能になり、発光素子の発熱を抑えられるので、該素子の信頼性を向上させることができる。

【0075】なお、図7に示すように、半導体層44の基板面に垂直な方向の断面形状を方形状又は台形状とすることが好ましい。このようにすると、Mg原子が半導体層44の頂面上に容易に拡散できるため、p型半導体層45のMgの濃度がより確実に高くなる。

【0076】また、凸形状の半導体層44をマスクパタ

ーン43の開口部に選択成長させることにより形成したが、第1の実施形態に示したように、基板41自体に凸部を設けてもよく、また、下地層42自体に凸部を設けてもよい。

【0077】(第5の実施形態)以下、本発明の第5の 実施形態について図面を参照しながら説明する。

【0078】図8は第5の実施形態に係る半導体装置であって、GaN系半導体発光装置の断面構成を示している。図8に示すように、サファイアよりなる基板51の上には、低温で成長したGaNよりなる低温バッファ層 1052と、n'型GaNよりなるn型コンタクト層53とが形成されている。n型コンタクト層53上には、エピタキシャル層が選択的に成長している。すなわち、基板51側から順次、n'型GaNよりなるバッファ層54と、n型AlongGaの光ガイド層56と、InocoogaonのNよりなる歪量子井戸活性層57と、GaNよりなる第2の光ガイド層58と、p型AlongGaの、Nよりなるp型クラッド層59と、p"型GaNよりなるp型コンタクト層60とが形成されている。20

【0079】 p型コンタクト層60の上面にはNi/Auよりなるp側電極61が形成され、n型コンタクト層53の上面にはTi/Alよりなるn側電極62が形成されている。

【0080】以下、前記のように構成された半導体装置の製造方法の詳細について図面を参照しながら説明する。

【0081】図9(a)~(d)及び図10(a)~(c)は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。まず、サファイアよりなる 30基板51の表面を有機溶剤を用いて超音波洗浄を行なう。その後、洗浄した基板51をMOVPE装置(図示せず)の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が70Torrの水素雰囲気とし、温度を約1100℃にまで昇温して基板51を加熱し表面のクリーニングを15分間程度行なう。

【0082】次に、図9(a)に示すように、反応炉を約500℃にまで降温した後、基板51上に、供給量が 2μ mol/minのトリメチルガリウム(TMG)と、供給量が2.5L/minのアンモニア(NH。)ガスと、供給量が2L/minのキャリア水素とを同時に供給することにより、厚さが約50nmのGaNよりなる低温バッファ層52を成長させる。続いて、反応炉を約1000℃にまで昇温し、n型ドーパントとしてのシラン(SiH。)ガスを基板51上にさらに供給して、低温バッファ層52の上面に厚さが約 3μ mでSi不純物濃度が 1×10^{18} cm $^{-3}$ のn型コンタクト層53を成長させる。

【0083】次に、図9(b)に示すように、反応炉か る p型クラッド層 5 9 を成長させ、その後、厚さが約 ら基板 5 1 を取り出し、n型コンタクト層 5 3 の表面を 50 0.1 μ mでM g 不純物濃度が 1 × 1 0 ' ⁸ c m ⁻³ の p ⁻³

クリーニングした後、例えば、CVD法を用いて、基板 51の上に全面にわたって厚さが約 0.1μ mのSiO 2 よりなるマスク形成膜71を堆積させる。

【0084】次に、図9(c)に示すように、スピナを用いて基板51の上に全面にわたってレジスト膜を塗布し、フォトリングラフィ法を用いて、該レジスト膜に互いの間隔が 300μ mでそれぞれの開口幅が 10μ m程度のストライプ状の複数の開口部を有するレジストパターン72を形成する。但し、ここでは図面の都合上、図示する開口部を102としている。また、開口幅は104mとしたが、54mか550m程度であればよい。

【0085】次に、図9(d)に示すように、レジストパターン72をマスクとしてマスク形成膜71に対してフッ酸系の水溶液を用いたウエットエッチングを行なってマスク形成膜71を除去することにより、ストライプ形状の開口部71aを有するSiO2よりなる選択成長用のマスクパターン71Aを形成する。続いて、レジストパターン72を除去することにより、幅が10μmのストライプ状にn型コンタクト層53が露出する。

20 【0086】次に、図10(a)に示すように、マスクパターン71Aが形成された基板51を再度反応炉に投入し、発光素子形成用の各エピタキシャル層を成長させる。第2の実施形態において説明したように、基板51上に半導体結晶を成長させると、マスクパターン71A上には半導体結晶が成長せずに、マスクパターン71Aの開口部71a上に選択的に成長する。ここで、成長する半導体結晶における基板51に垂直で且つストライプ状の開口部71aに垂直な断面形状が台形となるように成長温度等のプロセス条件を設定する。

【0087】各エピタキシャル層の詳細は、まず、反応 炉の温度を1000℃程度とし、n型コンタクト層53 上におけるマスクパターン71Aの開口部71aに、厚 さが約0. 1 μ m で S i 不純物濃度が 1 × 1 0¹⁸ c m⁻³ のn^{*}型GaNよりなるバッファ層54を成長させる。 続いて、基板51上にトリメチルアルミニウム (TM A) も供給しながら、厚さが約0.3 μ mでSi不純物 濃度が1×10¹⁷ cm⁻³のn型Alo.i Gao.o Nより なる n型クラッド層 5 5 を成長させる。続いて、厚さが 約60nmのGaNよりなる第1の光ガイド層56を成 長させた後、温度を約750℃にまで降温し、基板51 上にトリメチルインジウム(TMI)と窒素ガスとをさ らに供給しながら厚さが3nmのIn。20Ga。80Nよ りなる歪量子井戸活性層57を成長させる。その後、再 び反応炉内の温度を約1000℃にまで昇温し、厚さが 約60mmのGaNよりなる第2の光ガイド層58を成 長させる。続いて、p型ドーパントであるCp。Mgガ スを供給しながら、厚さが約0.3μmでMg不純物濃 度が1×10¹⁷cm⁻³のp型Alon Gao. Nよりな るp型クラッド層59を成長させ、その後、厚さが約

型GaNよりなるp型コンタクト層60を成長させる。 【0088】次に、図10(b)に示すように、各エピ タキシャル層が成長した基板51を反応炉から取り出 し、マスクパターン71Aに対してフッ酸系の水溶液を 用いたウエットエッチングを行なって該マスクパターン 71Aを除去する。

【0089】次に、図10 (c) に示すように、p型コ ンタクト層60の上面にストライプ状のNi/Auより なるp側電極61を形成する。また、露出したn型コン タクト層53の上面にTi/Alよりなるn側電極62 を選択的に形成する。さらに、発光素子の共振器をドラ イエッチング及びへき開を行なって形成し、その後、へ き開した共振器の両端面にそれぞれ反射率が90%及び 70%の高反射コートを施す。

【0090】なお、マスクパターン71Aに酸化シリコ ンを用いたが窒化シリコンを用いてもよい。

【0091】本実施形態に係るGaN系の半導体発光装 置は、以下の種々の特徴を有している。

【0092】第1に、In、Gai-、Nよりなる歪量子 井戸活性層57は、基板51から孤立しており2次元的 20 な応力を受けないため、結晶性を劣化させることなくI nの組成比xを確実に1に近づけることができるので、 紫外光から橙色光までの波長領域において高輝度の発光 特性を得られる。

【0093】第2に、In、Ga1-x Nよりなる歪量子 井戸活性層57は、選択成長によりその体積が微小化さ れるため、歪量子井戸活性層57の体積低減効果により 動作電流を大幅に低減することができる。その結果、発 光装置の発熱を抑制できるため、装置の信頼性を大きく 向上できる。

【0094】第3に、p型コンタクト層60は、選択成 長するため、p型ドーパントを過剰に供給することな く、容易に且つ確実に低抵抗化できるため、装置の低電 圧動作を可能にし信頼性を顕著に改善できる。

【0095】第4に、選択成長用のマスクパターン71 Aをウエットエッチングにより容易に且つ確実に露出さ せられるため、n側電極62を容易に形成できる。通常 は、サファイアのように絶縁性基板を用いると、第2の 実施形態において説明したように、 n 型コンタクト層 5 3を露出させるには、p型コンタクト層60の表面から 40 ドライエッチングを行なう必要があり、製造プロセスが 複雑となる。これに対して、本実施形態においては、p 型コンタクト層60を露出させるプロセスが極めて容易 となる。このため、製造コストが低減し、さらにエッチ ングの制御性に優れることから歩留りも向上する。

【0096】 (第6の実施形態) 以下、本発明の第6の 実施形態について図面を参照しながら説明する。

【0097】図11は第6の実施形態に係る半導体装置 であって、G a N系半導体発光装置の断面構成を示して

成部材には同一の符号を付すことにより説明を省略す る。図11に示すように、本実施形態の特徴として、歪 量子井戸活性層57をn型コンタクト層53の上面に選 択的に成長したn型GaNよりなるストライプ状の凸部 形成層80の上に形成している。

【0098】以下、前記のように構成された半導体装置 の製造方法の詳細について図面を参照しながら説明す る。

【0099】図12 (a) ~ (d) 及び図13 (a) ~ (c) は本実施形態に係る半導体装置の製造方法の工程 順の断面構成を示している。図12(a)に示すよう に、まず、サファイアよりなる基板51に対して所定の 洗浄を行なった後、MOVPE装置(図示せず)の反応 炉に基板51を投入する。基板51の表面の加熱クリー ニングを行なった後、第5の実施形態に示したように、 基板51の上に、低温バッファ層52及びn型コンタク ト層53を順次成長させる。その後、基板51を反応炉 から取り出し、CVD法等を用いて、n型コンタクト層 53の上に全面にわたってSiO。よりなるマスク形成 膜71を堆積させる。

【0100】次に、図12(b)に示すように、ストラ イプ状でそれぞれの幅が10μmのの複数の開口部を有 するレジストパターン72を形成し、その後、図12 (c) に示すように、レジストパターン72をマスクと して、マスク形成膜71から選択成長用の開口部71 a を有するマスクパターン71Aを形成する。

【0101】次に、図12(d)に示すように、n型コ ンタクト層53におけるマスクパターン71Aの開口部 71aに、厚さが約1μmでSi不純物濃度が1×10 30 18 c m 3の n 型の凸部形成層 8 0 を選択的に成長させ る。ここでも、成長する凸部形成層80における基板5 1に垂直で且つストライプ状の開口部71 aに垂直な断 面形状が台形となるように成長温度等のプロセス条件を 設定する。

【0102】次に、図13 (a) に示すように、凸部形 成層80が成長した基板51を反応炉から取り出し、マ スクパターン71Aに対してフッ酸系の水溶液を用いた ウエットエッチングを行なって該マスクパターン71A を除去する。

【0103】次に、図13(b)に示すように、マスク パターン71Aを除去した基板51を再び反応炉に投入 し、基板51の上に全面にわたって各エピタキシャル層 を成長させることにより、凸部形成層80の頂面上に発 光素子を形成する。各エピタキシャル層の成長条件を第 5の実施形態と同様にして、n型コンタクト層53の上 に、n^{*}型GaNよりなるバッファ層54, n型A1 o.i Gao.s Nよりなるn型クラッド層55, GaNよ りなる第1の光ガイド層56, Ino.20Gao.80Nより なる歪量子井戸活性層 5 7, GaNよりなる第2の光ガ いる。図11において、図8に示す構成部材と同一の構 50 イド層58, p型Alon Gao, Nよりなるp型クラ

19 ッド層59及びp^{*}型GaNよりなるp型コンタクト層 60を順次成長させる。

【0104】次に、図13(c)に示すように、各エピ タキシャル層が成長した基板51を反応炉から取り出 し、基板51の凸部形成層80側の領域をマスクして、 各エピタキシャル層に対してドライエッチングを行なう ことにより、n型コンタクト層53を露出させる。その 後、p型コンタクト層60の上面にストライプ状のNi /Auよりなるp側電極61を形成すると共に、露出し たn型コンタクト層53の上面にTi/Alよりなるn 10 側電極62を形成する。

【0105】なお、バッファ層54は、n型コンタクト 層53と同程度のn型不純物濃度を有しているので、各 エピタキシャル層に対してドライエッチングを行なう際 に、n型コンタクト層53とバッファ層54との界面近 傍を露出させればよく、エッチングに高い制御性を要し ない。

【0106】本実施形態に係るGaN系の半導体発光装 置は、第5の実施形態と同様に以下の種々の特徴を有し ている。

【0107】第1に、In、Ga1-, Nよりなる歪量子 井戸活性層57は、基板51から孤立しており2次元的 な応力を受けないため、結晶性を劣化させることなくI nの組成比xを1に近づけることができるので、紫外光 から橙色光までの波長領域において高輝度の発光特性を 得られる。

【0108】第2に、In, Ga:-, Nよりなる歪量子 井戸活性層57は、選択成長によりその体積が微小化さ れるため、歪量子井戸活性層57の体積低減効果により 動作電流を大幅に低減することができる。その結果、発 30 光装置の発熱を抑制できるため、装置の信頼性を大きく 向上できる。

【0109】第3に、p型コンタクト層60は、選択成 長するため、p型ドーパントを過剰に供給することな く、容易に且つ確実に低抵抗化できるため、装置の低電 圧動作を可能にし信頼性を顕著に改善できる。

【0110】なお、基板51にサファイアのような絶縁 性基板を用いずに、炭化シリコン(SiC)等よりなる 導電性基板を用いれば、基板51の裏面にn側電極を形 成できるため、n型コンタクト層53を露出させるドラ 40 イエッチングが不要となる。

【0111】また、第5及び第6の実施形態において、 n型コンタクト層53にGaNを用いたがAl, Ga ı-, Nを用いてもよい。

[0112]

【発明の効果】本発明の第1~第3の半導体の製造方法 によると、髙品質の結晶を得られにくいInGaNより なる第2の半導体層を基板状に設けられた凸部の頂面よ りなる微小領域上に島状に成長させるため、成長時に基 減することができる。このため、歪みに伴う転位等の欠 陥の発生を抑制できるので、InGaNの結晶性が向上

【0113】第3の半導体の製造方法において、マスク パターンが酸化シリコン又は窒化シリコンよりなると、 半導体発光装置を製造する際のコンタクト層上に該マス クパターンを形成すると、該マスクパターンの形成が容 易となる上に、該マスクパターンをウエットエッチング により容易に且つ確実に除去できる。

【0114】第1~第3の半導体の製造方法において、 積層体の基板面に垂直な方向の断面形状が方形状又は台 形状であると、結晶成長時において、凸部の頂面の微小 領域上にIn原子が拡散しやすくなるため、結晶性を劣 化させることなく第2の半導体層の Inの組成を高める ことができる。これにより、該第2の半導体層を活性層 に用いれば、可視光のうち長波長領域側の、例えば橙色 光を発する発光素子を実現できる。

【0115】本発明の第4~第6の半導体の製造方法に よると、低抵抗のp型導電体を得られにくいIII 族窒化 物よりなるp型半導体層を基板状に設けられた凸部の頂 面よりなる微小領域上に島状に成長させるため、p型ド ーパントを過剰に供給しなくても、p型ドーパントの濃 度が大きくなるので、p型半導体層を低抵抗化できる。

【0116】第4~第6の半導体の製造方法において、 p型半導体層の基板面に垂直な方向の断面形状が方形状 又は台形状であると、結晶成長時において、凸部の頂面 の微小領域上にp型ドーパントが拡散しやすくなるた め、p型ドーパントの濃度をさらに大きくできる。

【0117】第1~第3の半導体装置の製造方法による と、発光領域の活性層に用いるInGaN結晶を基板か ら孤立した微小領域に形成するため、活性層の体積低減 効果により動作電流を大幅に低減できるので、装置の発 熱を抑制でき、その結果、装置の信頼性を大幅に向上で

【0118】第1~第3の半導体装置の製造方法は、第 2 導電型が p型であり、第2 導電型クラッド層の上に、 p型ドーパントを供給しながらIII 族窒化物を成長させ ることにより、III 族窒化物よりなるp型コンタクト層 を選択的に形成する工程をさらに備えていると、p型コ ンタクト層を確実に低抵抗化できるため、低電圧動作が 可能になり、装置の発熱を抑えられるので、装置の信頼 性を向上できる。

【0119】第3の半導体装置の製造方法が、マスクパ ターンをウエットエッチングにより除去することによ り、第1導電型コンタクト層を露出させる工程をさらに 備えていると、導電性を持たない基板であっても、マス クパターンにシリコン酸化膜等のG a N系半導体が成長 しない材料を用いれば、第1導電型コンタクトの電極を 容易に形成できるため、電極形成プロセスが簡単になる 板からの応力が低減されるので、結晶の歪みを大幅に低 50 ので、製造コストが低減し、また、歩留まりが向上す

20

7 2

8 0

レジストパターン

凸部形成層

22

21
る。
【0120】本発明の第1の半導体基板の製造方法によ
ると、マスクパターンの開口部の周縁部上に成長する半
導体層は、基板側から該基板面に垂直に延びる転位等の
影響を受けにくく、極めて結晶の品質が高くなるため、
マスクパターン及び第1の基板を除去することにより、
極めて髙品質なG a N系の半導体基板を実現できる。
【0121】本発明の第2の半導体基板の製造方法によ
ると、第1の半導体基板の製造方法と同様の効果を得ら
れる上に、基板と選択成長用のマスクパターンとの間に
第1の半導体層を設けているため、GaN系の半導体層
よりなる第2の基板の品質が一層向上する。
【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体の製造方法を用いて得られる半導体を示す構成断面図である。

【図2】本発明の第1の実施形態の一変形例に係る半導体の製造方法を用いて得られる半導体を示す構成断面図である。

【図3】本発明の第2の実施形態に係る半導体の製造方法を用いて得られる半導体を示す構成断面図である。

【図4】本発明の第2の実施形態に係る半導体の製造方法におけるInGaNよりなる半導体層成長時のIn原子の拡散の様子を示す模式断面図である。

【図5】(a)~(c)は本発明の第3の実施形態に係る半導体基板の製造方法を示す工程順の構成断面図である。

【図6】(a)及び(b)は本発明の第3の実施形態に係る半導体基板の製造方法を示す工程順の構成断面図である。

【図7】本発明の第4の実施形態に係る半導体の製造方 30 法を用いて得られる半導体を示す構成断面図である。

【図8】本発明の第5の実施形態に係る半導体装置の断 面構成を示す斜視図である。

【図9】(a)~(d)は本発明の第5の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。

【図10】(a)~(c)は本発明の第5の実施形態に 係る半導体装置の製造方法を示す工程順の構成断面図で ある。

【図11】本発明の第6の実施形態に係る半導体装置の 40 断面構成を示す斜視図である。

【図12】(a)~(d)は本発明の第6の実施形態に 係る半導体装置の製造方法を示す工程順の構成断面図で ある。

【図13】(a)~(c)は本発明の第6の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。

【符号の説明】

		22
	1 1 A	基板
	1 1 a	凸部
	1 2 A	第1の半導体層
	1 2 a	孤立した第1の半導体層
	1 3	第2の半導体層
	1 3 a	積層体
	1 1 B	基板
	1 2 B	凸部形成層
	1 2 b	凸部
ı	1 2 C	第1の半導体層
	1 2 c	孤立した第1の半導体層
	1 3	第2の半導体層
	1 3 b	孤立した第2の半導体層
	1 4 B	積層体
	2 1	基板
	2 2	下地層
	2 3	マスクパターン
	2 4	第1の半導体層
	2 5	第2の半導体層
l	2 6	積層体
	3 1	基板
	3 2	下地層
	3 3	マスクパターン
	3 4	半導体層
	3 4 A	半導体基板
	4 1	基板
	4 2	下地層
	4 3	マスクパターン
	4 4	半導体層
	4 5	p型半導体層
	5 1	基板
	5 2	低温バッファ層
	5 3	n型コンタクト層
	5 4	バッファ層
	5 5	n 型クラッド層
	5 6	第1の光ガイド層
	5 7	歪 量子井戸活性層
	5 8	第2の光ガイド層
	5 9	p型クラッド層
	6 0	p型コンタクト層
	6 1	p側電極
	6 2	n側電極
	7 1	マスク形成膜71A マスクパターン(選
	択成長用)	
	7 1 a	開口部


√13 √12c ~12B

√11B

23


_/21

-31




(b)


【図7】




【図8】




【図9】





【図10】

















フロントページの続き

(72) 発明者 伴 雄三郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 粂 雅博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 原 義博

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木戸口 勲

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 辻村 歩

大阪府門真市大字門真1006番地 松下電器

産業株式会社内